1　低功耗設計
　　便攜式儀器一般采取電池供電方式。使用者當然不希望經常性的充電或更換電池，所以待機時間的長短往往是使用者考慮的一個重要因素。這要求設計者采取各種方法來降低功耗。
1．1　選擇低功耗的元器件
　　隨著集成電路工藝的發展，集成電路的電源電壓已呈下降趨勢。運算放大器、A／D轉換器及各種數字器件均廣泛采用CMOS工藝。微功耗IC的工作電流已經降到幾μA～幾十μA，一種帶基準電壓源的電壓比較器MAX918，工作電流僅需0．8μA，這使得功耗顯著降低。作者根據自己的設計經驗，提出以下幾點建議：
　　由于低的電源電壓有助于降低功耗，近年來，3．3V的低電壓CMOS器件已經在設計中被廣泛應用，2．5V供電的芯片也出現在較新的便攜式儀器中。將來芯片的電源電壓甚至還會繼續下降到0．9V。
　　MCU（微控制器）和MPU（微處理器）往往是系統中消耗功率最多的元件，盡量選擇RISC芯片，因為芯片低功耗的記錄大多是由RISC芯片創造的。
　　單電源供電可提高電源使用效率，在設計中盡量采取單電源供電的芯片，特別是運放。
　　顯示元件可采用LCD（液晶）顯示器，盡量不用根據不同的工作狀態可以關閉一部分電路，特別是對大電流器件。早期有關閉功能控制的主要是電源IC，現逐步發展到運算放大器、比較器、A／D轉換器等器件。在關閉狀態下，IC不工作，耗電在零點幾微安到幾微安之間。當電路不可避免的使用大電流器件時，如紅外發射器、無線通訊發射器件等，應設計使大電流的電路單元僅僅在需要其工作的短時間內工作，其余時間使其處于斷電狀態。設計這種電路時需考慮電路的工作響應時間。
　　降低系統的時鐘頻率。數字芯片的功耗與時鐘頻率有關，在權衡運行速度后，采用較低的時鐘頻率可以降低電流消耗。以PIC16C71低功耗單片機為例，當供電電壓為5V，時鐘頻率為4 MHz時，功耗約為10 mW；在相同的供電電壓下，把時鐘頻率降到32 kHz時，功耗約為0．15 mW。功耗明顯減少。
　　供電系統的設計是低功耗設計的重要方面。當一個系統采用電池供電時，設計人員必須考慮最大電流消耗、工作電壓范圍、尺寸和重量約束、工作溫度范圍以及工作頻率等因素。各種類型電池的工作電壓互不相同，鋰電池為3．0V，而鎳－鎘電池則可提供高達30A的電流。設計人員選擇電池時必須考慮每種類型電池的所有特征。電源芯片需考慮采用效率高、體積小的芯片。
　　在設計階段就應該對功能和功耗進行評估。一般說來，更多功能必然意味著更大的硬件規模、更大的功率消耗，有一些可有可無的功能應盡量縮減。
1．3　優化軟件設計，充分利用睡眠方式
　　在大部分便攜式儀器內部有MCU，MCU節省內部功耗的最佳方法就是進入睡眠狀態。在睡眠狀態下，MCU的振蕩器被關閉，這可使它只消耗極小的電流，典型值為幾微安數量級。可利用監視定時器或外部中斷將MCU從睡眠狀態喚醒。如動態心電圖儀，由于人的心跳相對于MCU的時鐘是很緩慢的，可以利用定時器中斷，定時的將MCU喚醒，處理完成后再次進入休眠，這樣可以大大降低功耗。 
2　抗干擾設計
　　人體置身于充滿電磁場的空間，恰如一個天線接收器，人體上感應有各種頻率的電壓，很有可能干擾便攜式儀器。而且便攜式儀器可能會工作在各種環境下，特別是一些針對工業用的儀表要面對電磁環境惡劣的工業現場，這時外界的干擾就更大了。
　　形成干擾的基本要素有3個：干擾源、傳播路徑和干擾耦合器件。干擾源是產生干擾的元件、設備或信號，比如雷電、電機、高頻時鐘等。傳播路徑是指從干擾源到干擾耦合器件的通路和媒質。干擾耦合器件指被干擾的對象，每個IC和傳感器都有可能被干擾。對便攜式儀器而言，因為其所處位置的不固定性，外部干擾源是不可選擇的，所以只能從降低內部干擾、消除干擾傳播途徑上做文章。
　　一般電路設計中的幾個抗干擾原則依然是要遵循的。如合理分布元件，強弱信號及數字、模擬信號分塊布局；盡量避免90°折線，布線器支持圓弧線的盡量用圓弧線；數字地與模擬地分離，并最后接于電源地；用地線將數字區和模擬區隔離；布線時盡量減少回路環的面積，電源線和地線要盡量粗，最好采用多層板設計，一層電源一層地，以降低噪聲的耦合；對電源低頻濾波，電路板上每個IC電源輸入端并聯一個0．01μF～0．1μF的高頻濾波電容；對于芯片閑置的管腳，盡量不要懸空；單片機系統最好使用電源監控和看門狗電路；高頻器件盡可能放在電路板邊緣；盡可能降低時鐘頻率等等。
　　但是也有些傳統的抗干擾措施不可能應用于便攜式儀器。比如對付高頻輻射干擾最有效的辦法就是在外殼加屏蔽罩，這種措施一方面增加了體積和重量，另一方面對于有些需要與外界接觸的儀器是不適用的。替代的方法是在外殼噴涂導電材料。再如，如果受板上空間的限制，不能將輸入的模擬信號充分濾波，則必須用軟件濾波。
　　多數的連接元件與電纜相連，這樣就為EMI（電磁干擾）充當了不想要的天線。因此設計時應保持連接元件與高頻信號源（如時鐘信號）盡量遠。同樣易受干擾的電路，如復位或中斷，也盡量遠離高頻信號源，并加大電容濾波。當板上沒有足夠的空間時，寧可將連接元件固定在外殼上。 
3　ESD保護
　　嚴格的說，ESD保護也是抗干擾設計的一部分，但是鑒于ESD保護長期以來都沒有引起設計人員足夠的重視，以及便攜器件受到靜電放電（ESD）損壞的可能性非常大，現將它單獨闡述。兩種不導電材料的接觸與分離都會引起電子的轉移，因而在各物體上產生額外的電荷。當積累的靜態電荷向另一個電位較低（相對地）的物體放電時，放電量的大小和放電持續時間取決于充電材料的類型和周圍的環境等多種因素。所有的便攜電子器件，從最基本的到最復雜的，都容易受到ESD的損壞。
　　一個值得信賴的操作員即使在正常的設備操作中也可能攜帶有危害的電荷。過去，ESD保護常常是根據需要事后補充到電路設計中。然而，由于半導體越來越復雜，亞微米工藝和非常細小的線寬對瞬態過壓的影響也越明顯，一些最敏感的元件可能被低至20V的ESD電壓損壞，過去所采用的傳統保護方法，如火花放電器、齊納二極管、RC網絡和箝位二極管已經不再適用，因為它們會產生安全假象，甚至干擾電路的正常操作。而且，歐共體的EN61000－4－2等工業標準為所有電子產品均設定了嚴格的抗ESD要求。顯然，一個良好的系統設計應該在電路設計的最初階段就考慮ESD對便攜器件的威脅。
　　有幾種瞬態保護裝置可供選擇，最常用的如瞬態電壓抑制器（TVS）二極管。但選擇時仍應十分謹慎。如果器件選擇不當，就不能發揮作用，而且還會干擾電路的正常工作。為了抑制便攜系統的瞬態過程，保護裝置必須具有以下特性：
•極快的響應時間；
•低的箝位電壓和操作電壓；
•能夠處理高峰值ESD電流；
•能承受ESD的重復作用而不受破壞；
•尺寸小；
•反向漏電流小。
　　PCB布線是抗瞬態設計的一個重要部分，尤其是便攜系統設計。保護通路中的寄生電感會產生電壓尖峰，并可能超過被保護IC的損壞門限值。這在ESD或EFT（電快速瞬變脈沖群）這樣的快速瞬變中尤其嚴重。電感負載上的電壓與電流的時間變化率成正比。根據IEC1000－4－2標準，ESD所產生的瞬變可以在1 ns內達到峰值。假設每英寸布線的電感是20 nH，且布線長為0．25英寸，則電壓尖峰將是一個電壓為50 V、電流為10 A的脈沖。必須考慮所有的電感通路，包括地線回路、TVS（與被保護線之間的通路）以及連接器到TVS器件之間的通路。TVS器件應盡可能靠近連接器，以減少對附近布線的瞬態耦合。輻射還會影響電路板的其它區域，即便與連接器之間沒有直接的通路。最后，應避免在電路板邊緣或靠近被保護布線的地方布置重要的信號線。
　　在外殼設計上，外殼開口和內部電路之間應留有足夠長的放電距離，盡量使電路敏感部分遠離開口。對于塑料外殼的產品，其中的PCB還應避免與開口附近的殼體相接觸，因為ESD可使電弧沿塑料表面接入PCB。 
4　減小體積尺寸
以上所述都是著重于性能方面的考慮，對于便攜式儀器而言，體積和重量也是使用者很關注的方面。為了減少體積需要考慮以下幾個方面的問題。
　　盡量使用貼片元件。目前國外生產的電子產品約90％以上采用貼片式元器件（SMD），采用表面組裝技術（SMT）進行裝配，而便攜式電子產品則是100％采用貼片式元器件。采用貼片式集成電路組成的電子產品可以兩面貼裝，不僅僅是尺寸小，并且有更好的高頻性能。
　　選擇功能集成的IC。進一步縮小IC的封裝尺寸是有困難的，但是可以選擇將幾個相關的集成電路做在同一塊硅片上的IC。比如MICROCHIP公司的PIC單片機就把MPU、A／D轉換器和脈寬調制等功能做到一塊，利用它完全可以形成一個獨立單片系統。數字可編程器件如CPLD、FPGA等把以前的大量門電路集中在一塊芯片上。現在更是出現了一種新的可編程SOC器件，其中集成了可編程模擬電路。這使得芯片的靈活性大大提高，SOC（systemonchip）時代越來越近了。選擇功能集成的芯片對于儀器的低功耗設計也是很有好處的。
　　在布局布線時，在滿足抗干擾性的條件下，盡量把元器件往一起擠，布線不通時盡量考慮增加線路板的層數，而不是擴大面積。另外與一般儀器不同，為了有效的利用每一寸空間，便攜式儀器的線路板在設計時就應該與外殼設計人員進行溝通，在電路特性允許的情況下，布局布線和線路板形狀等都盡可能的兼顧外殼設計。 
5　結束語
　　便攜式儀器雖然大多小巧玲瓏，但要考慮的問題也包括了方方面面的內容。除了上述這些有著普遍意義的注意點之外，在進行設計便攜式儀器時還需要結合不同的用途、特性和使用場合，發現特定研發對象的個性的注意點。另外各個注意點之間可能是矛盾的，在不可兼顧的時候，要善于找到問題的關鍵點，作出正確的取舍，從而設計出性能穩定、結構合理的便攜式儀器，方便人們的生產生活。